

1. 产品概述

VCE2758Q 是一款基于各向异性磁阻 (AMR) 技术, 高度集成的旋转磁编码器芯片, 它在一个小型封装内集成了 AMR 磁传感器和高精度 CMOS 处理电路, 实现 14bit 分辨率的 360° 磁场角度检测。基于 AMR 在饱和工作模式下对磁场强度变化不敏感的优势, VCE2758Q 具备优异的抗震动和抗温漂的功能, 适用于各种使用环境严苛的场合。VCE2758Q 提供了不同的角度信号输出方式: SPI & SSI、ABZ、UVW 和 PWM, 方便用户根据不同需求而选用。VCE2758Q 磁编码器具备极低的延迟 (<2μs), 同时支持高达 18000rpm 的高转速, 适用于各种典型的需要角度位置反馈和速度检测的应用场景。

2. 关键特性

关键技术	✓ 各向异性磁阻(AMR)技术 ✓ 特殊 ASIC 电路设计实现高转速旋转角度的精确测量
工作特性	✓ AMR、ASIC 集成于同一芯片封装 ✓ 基于 AMR 和霍尔技术, 实现 0~360° 检测 ✓ 14 位角度分辨率 ✓ 精度: $\pm 0.3^\circ$ ✓ 接口: SPI & SSI, PWM, ABZ, UVW ✓ 最大追踪转速: 18000rpm ✓ 角度输出延迟: $< 2\mu s$ ✓ 宽电压范围: 3~5.5V ✓ 宽温度范围: $-40 \sim 125^\circ C$ ✓ 低磁场阈值检测 ✓ 追踪丢失报警 ✓ 兼容轴心安装和偏心安装 ✓ 内置 MTP, 可多次编程, 无需高压编程端口 ✓ 内置温度补偿

3. 应用领域

电机控制	✓ 典型应用有步进伺服电机、伺服电机、直流无刷电机。
云台	✓ 典型应用有无人机、手持云台角度控制。
机器人	✓ 典型应用有工业机器人臂、商用机器人旋转角度检测与控制。

4. 引脚定义

VCE2758Q 采用 QFN-16 封装工艺。




图 1: QFN-16 封装顶部透视图

表 1. 管脚说明

管脚名	管脚号	描述
SSD	1	SSI SSD/U/A- 数据输出
A	2	A/U/A+ 信号输出
Z	3	Z/W/Z+ 信号输出
MOSI	4	SPI 四线 MOSI, SPI 三线 MOSI/MISO
CSN	5	SPI 片选信号, 内部上拉
B	6	B/V/B+ 信号输出
MISO	7	SPI 四线 MISO, SPI 三线 NC
GND	8	地
PWM	9	PWM/V/B- 信号输出, PWM 内部上拉
TEST1	10	NC
MGL	11	弱磁场检测 MGL/W/Z-
SCLK	12	SPI 时钟信号, 内部上拉
VDD	13	电源
TEST2	14	NC
SSCK	15	SSI 接口时钟信号, 内部下拉
NC	16	NC

5. 功能框图




图 2：芯片功能框图

6. 极限参数

表 2. 极限参数

参数	符号/说明	最小值	最大值	单位
供电电压	V_{dd}	-0.5	6	V
存储温度	T_{stg}	-50	150	°C
工作温度	T_a	-40	125	°C
输出电流	数字 IO	-20	20	mA
ESD (HBM)	V_{ESD} (HBM)	-8	+8	kV
	V_{ESD} (CDM)	-2	+2	kV
Latch Up	I_{lu}	-400	400	mA

7. 产品性能参数

表 3 产品性能参数

参数	符号	条件	最小值	典型值	最大值	单位
供电电压	V_{dd}	$-40^{\circ}\text{C} \leq T \leq +125^{\circ}\text{C}$	3.0	3.3/5	5.5	V
工作电流	I_{dd}	-	-	10	-	mA
最小分辨率	LSB	N 步/圈, N 最大为 2^{14}	-	0.02	-	°

精度	INL	25℃，没有安装偏差	—	±0.3	—	°
瞬态噪声 ¹	TN	25℃，rms	—	0.01	—	°
迟滞窗口	H _{yst}	—	—	0.022	—	°
系统延时 ¹	T _{delay}	不加补偿	—	2	—	us
上电复位	POR	—	2.59	2.65	2.75	V
POR 迟滞	POR hyst	—	—	0.15	—	V
系统上电时间	T _{power-up}	—	—	16	—	ms
工作温度	T _a	—	-40	—	125	℃
角度范围	A	—	0	—	360	°

Note¹: 瞬态噪声和系统延时可根据系统滤波情况进行配置调整。




图 3: INL 角度精度

表 4. 数字 I/O 特性

参数	描述	条件	最小值	最大值	单位
T _{ro}	输出上升时间	C _{load} =15pF	—	30	ns
T _{fo}	输出下降时间	C _{load} =15pF	—	30	ns
V _{HS0}	数字 I/O 输出逻辑高电平	I _{out} =2mA	VDD-0.3	—	V
V _{LS0}	数字 I/O 输出逻辑低电平	I _{out} =2mA	—	0.3	V
V _{HSI}	数字 I/O 输入逻辑高电平	—	0.7*VDD	—	V
V _{LSI}	数字 I/O 输入逻辑低电平	—	—	0.3*VDD	V

表 5. ABZ/PWM/UVW 输出模式参数

参数	描述	条件	最小值	典型值	最大值	单位
R _{AB}	AB 脉冲/圈	可配置	1	—	4096	ppr

f_{AB}	ABZ 模式频率	转速 3000rpm, 分辨率 1000ppr	–	50	–	kHz
R_{UVW}	极对数/圈	可配置	1	–	16	对
f_{UVW}	UVW 模式频率	转速 3000rpm, 极对数 16	–	800	–	Hz
f_{PWM}	PWM 模式频率	可配置	–	971.1/485.6	–	Hz
T_{pwm-R}	PWM 模式上升沿时间	$C_{load}=1nF$	–	1	–	us
T_{pwm-F}	PWM 模式下降沿时间	$C_{load}=1nF$	–	1	–	us

表 6. MTP 特性

参数	描述	条件	最小值	典型值	最大值	单位
V_{MTP}	读写电压	–	3.0	–	5.5	V
Memory Endurance	可擦写次数	–	–	1000	–	Cycle
Data Retention	–	@150°C	–	10	–	Year

8. 输出模式

VCE2758Q 提供 ABZ、UVW、PWM、SPI & SSI 输出模式，ABZ、UVW、PWM 输出模式由出厂配置。

8.1 I/O 引脚功能复用

表 7. 管脚功能复用说明

管脚名	管脚号	PAD_SHARE 说明			
		模式一	模式二	模式三	模式四
PAD_SSD	1	SSD (SSI)	SSD (SSI)	U	A–
PAD_A	2	A	U	A	A+
PAD_Z	3	Z	W	Z	Z+
PAD_MOSI	4	SPI3W=0:MOSI SPI3W=1:MOSI/MISO			
PAD_CSN	5	CSN			
PAD_B	6	B	V	B	B+
PAD_MISO	7	MISO			
PAD_PWM	9	PWM		V	B–
PAD_MGL	11	MGL		W	Z–
PAD_SCLK	12	SCLK			
PAD_SSCK	15	SSCK (SSI)			
PAD_VDD	13	VDD			
PAD_GND	8	GND			

8.2 ABZ、UVW 和 PWM 模式参考电路

VCE2758Q 的 ABZ、UVW 和 PWM 模式参考电路如下图所示：




图 4：ABZ/UVW/PWM 模式输出参考电路图

8.3 ABZ 输出模式正交 A、B 和零位 Z 信号输出

图 5 是磁铁逆时针/顺时针旋转时，A、B、Z 输出信号示意图。磁铁逆时针旋转时（参考图 27），A 信号输出滞后 B 信号 1/4 个周期；磁铁顺时针旋转时（参考图 26），则 A 信号输出超前 B 信号 1/4 个周期。Z 信号表示角度零点位置，代表 0° ，磁铁旋转一圈（ 360° ）后输出一个 Z 信号脉冲。Z 高电平宽度可以配置为 1，2，4，8，12，16LSBs，根据占空比需求进行选择。

同样，Z 高电平宽度也可配置为 180° ，一对 Z 高低电平输出即代表一个 360° 信号输出。




图 5：ABZ 信号输出示意图（Z 脉冲宽度可选 1，2，4，8，12，16LSBs， 180° ）

ABZ 模式的分辨率可按需求进行配置，配置范围为 1~4096 脉冲/圈。如图 6 所示，当分辨率配置为

2000 个脉冲/圈，对应 8000 步/圈。




图 6：AB 输出分辨率为 2000 个脉冲/圈

8.4 ABZ 输出上电模式

ABZ 输出上电具有三种模式，出厂上电默认为模式一。

模式一：无角度脉冲信号输出模式，如图 7 所示；

模式二：上电角度脉冲输出模式，Z 脉宽为 5ms，如图 8 所示；

模式三：上电角度脉冲输出模式，Z 脉宽为 10ms，如图 9 所示。




图 7：模式一上电状态信号




图 8：模式二上电角度输出信号




图 9：模式三上电角度输出信号

表 8. ABZ 输出上电模式配置说明

方向寄存器	角度范围	脉冲	计算
DIRECTION=0	0~180°	B 超前于 A	$ANGLE = \frac{360}{PPR} \times \text{读取脉冲数}$
	180~360°	A 超前于 B	$ANGLE = 360 - \frac{360}{PPR} \times \text{读取脉冲数}$
DIRECTION=1	0~180°	A 超前于 B	$ANGLE = \frac{360}{PPR} \times \text{读取脉冲数}$
	180~360°	B 超前于 A	$ANGLE = 360 - \frac{360}{PPR} \times \text{读取脉冲数}$

8.5 UVW 模式输出

VCE2758Q 提供 UVW 模式输出。U、V、W 三相之间互相间隔 120 度的电角度，对应的机械角度取决于电机的磁极对数。用户可以根据需求对每一圈的 UVW 极对数进行配置选择。图 10 是 1 对极，2 对极的 UVW 输出信号示意图。




图 10：1 对极、2 对极 UVW 信号输出波形

8.6 PWM 模式输出

VCE2758Q 提供 PWM 模式输出。PWM 输出模式分辨率为 12bit，时钟 clock 为 T/4119，PWM 整个信号周期包含 4119 个最小单位时钟，一个最小单位时钟脉冲为 250ns。PWM 模式默认频率为 971.1Hz，也可通过编程配置频率为 485.6Hz。

如图 11 所示，PWM 信号以 16 个连续的高电平最小时钟周期 t_{ON} 作为开始信号，以 8 个连续低电平最小单位时钟周期 t_{OFF} 作为结束信号，中间 0~4095 个最小单位时钟周期表示绝对位置 0~360° 绝对角度。每一个最小单位时钟代表 0.088° 的绝对角度。




图 11: PWM 信号输出示意图

8.7 SPI 接口

VCE2758Q 采用三线或者四线的 SPI 同步串行通信接口。传输协议采用 Mode3 模式，即 CPOL=1, CPHA=1, SCLK 空闲时是高电平，第 1 个跳变沿是下降沿，第 2 个跳变沿是上升沿，数据在上升沿时被采集。SPI 时序如图 12 所示。




图 12: SPI 时序图

表 9. SPI 时序参数

参数	条件	最小值	典型值	最大值	单位
T_{CSS}	CSN Setup Time	100	—	—	ns
T_{CSH}	CSN Hold Time	$0.5 \cdot T_{SCK}$	—	—	ns
T_H	SCLK High Time	30	—	—	ns
T_L	SCLK Low Time	30	—	—	ns

T_{SCK}	SCLK Cycle Time	60	–	–	ns
T_R	SCLK Rise Time	–	10	–	ns
T_F	SCLK Fall Time	–	10	–	ns
T_{RDO}	Data Output Rise Time	–	10	–	ns
T_{FDO}	Data Output Fall Time	–	10	–	ns
T_{DS}	Data Setup Time	10	–	–	ns
T_{DH}	Data Hold Time	10	–	–	ns
T_{DV}	Data Valid Time	–	–	15	ns
T_{DR}	Data Release Time	–	–	30	ns

8.7.1 SPI 参考电路如下图所示：




图 13: 三线 SPI 参考电路示意图




图 14: 四线 SPI 参考电路示意图

8.7.2 三线 SPI 协议

图 15~16 是三线 SPI 写、读时序图。信号通信触发以片选 CSN 信号下降沿开始，以上升沿结束。SCLK 时钟信号数据由下降沿开始进行通信，由上升沿进行数据采集。




图 15: 三线 SPI 写模式时序图




图 16: 三线 SPI 读模式时序图

8.7.3 三线 SPI 单次和连续模式读取角度数据




图 17: 三线 SPI 单次读取角度数据




图 18: 三线 SPI 连续读取角度数据

寄存器 0x03, 0x04 和 0x05 存储了 18 位角度数据和 2 个检测位, 其中角度数据有效位数为 14 位。

常规的三线 SPI 模式, 读取一次完整的角度数据需要发送一次读取命令, 读取 0x03, 0x04, 0x05 的一组寄存器数据, 一组数据读取后, CSN 需要拉高, 读取下一次数据时, CSN 需要再次拉低, 效率较低, 如图 17 所示。为了提高读取角度数据的效率, 可以采用连读模式, 如图 18 所示, 发送一个读取 0x03 地址的命令, 在 CSN 不拉高的情况下, 会以 0x03/0x04/0x05 为单位循环读取数据。

8.7.4 四线 SPI 协议




图 19：四线 SPI 写模式时序图




图 20：四线 SPI 读模式时序图

图 19~20 是四线 SPI 写、读时序图。信号通信触发以片选 CSN 信号下降沿开始，以上升沿结束。SCLK 时钟信号数据由下降沿开始进行通信，由上升沿进行数据采集。

8.7.5 四线 SPI 单次和连续模式读取角度数据

寄存器 0x03, 0x04 和 0x05 存储了 18 位角度数据和 2 个检测位，其中角度数据有效位数为 14 位。

常规的四线 SPI 模式，读取一次完整的角度数据需要发送一次读取命令，读取 0x03, 0x04, 0x05 的一组寄存器数据，一组数据读取后，CSN 需要拉高，读取下一次数据时，CSN 需要再次拉低，效率较低，如图 21 所示。为了提高读取角度数据的效率，可以采用连续模式，如图 22 所示，发送一个读取 0x03 地址的命令，在 CSN 不拉高的情况下，会以 0x03/0x04/0x05 为单位循环读取数据。




图 21：四线 SPI 单次读取角度数据




图 22: 四线 SPI 连续读取角度数据

8.7.6 SSI 接口

图 23、表 10 为 SSI 时序图与时序参数。





图 23: SSI 时序图

表 10. SSI 时序参数

参数	描述	最小值	最大值	单位
T_{SSD}	—	—	15	ns
T_{SSCK}	SSCK period	0.04	16	μs
T_{SSCKL}	SSCK Low level	0.02	8	μs
T_{SSCKH}	SSCK High level	0.02	8	μs
T_t	Transfer timeout (Monoflop time)	25	—	μs
T_d	Dead time(SSCK high level time for next data reading)	40	—	μs

如图 24 所示，SSI 接口的每一帧输出 24 位数据，包含 16 位角度数据，2 位检测位，6 位 CRC 校验位。两帧之间间隔 $\geq 40\mu s$ ，空闲时 SSCK 为低，从 SSCK 第二个下降沿开始读取数据。



D15 ~ D0 : 16-bit 角度数据

S1 : 弱磁场 (WMF) 标志

S0 : 跟踪丢失 (LOT) 标志

CRC5 ~ CRC0 : 6-bit CRC,

CRC 生成器多项式 = $X^6 + X + 1$, 初始值 = 000000_h

数据输入、输出不取反

图 24: SSI 时序及数据结构图

9. 寄存器描述

Reg. Addr.	Reg Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	MTP
0x00	Chip Config	Chip ID								✓
0x03	Data Read	ANGLE<17:10>								×
0x04		ANGLE<9:2>								×
0x05		ANG_RB<1:0>		SMF ²	BTE ³	CRC ⁵ <3:0>			×	
0x40	User Config							IO_DS	SPI_3W	✓
0x41	User Config		PWM_FREQ							✓
0x42	User Config			DIRECTION						✓
0x43	User Config					PPR ⁴ <11:8>			✓	
0x44		PPR ⁴ <7:0>								✓
0x46	User Config					ZERO_POS<11:8>			✓	
0x47		ZERO_POS<7:0>								✓
0x4A	User Config	Z_WIDTH<2:0>								✓
0x4C	User Config					UVW_RES<3:0>			✓	

Note²: 低磁场预警;

Note³: 高追踪误差预警;

Note⁴: 每圈脉冲数;

Note⁵: 角度 CRC 检测, CRC 生成器多项式 = X^4+X+1 , 初始值=0000_b, 数据输入输出不取反。

9.1 Chip ID 寄存器(0x00<7:0>)

这个寄存器是芯片的身份识别寄存器, 用户可以对此寄存器编写任意 8bit 数据。

地址	7	6	5	4	3	2	1	0
0x00	0	0	0	0	0	0	0	0

9.2 转动方向寄存器(0x42<5>)

寄存器 DIRECTION	转动方向
0	磁铁在芯片上方顺时针旋转 (B 超前 A 1/4 周期), 角度递增
1	磁铁在芯片上方逆时针旋转 (B 超前 A 1/4 周期), 角度递增

9.3 ABZ 模式 Z 信号宽度寄存器(0x4A<7:5>)

寄存器 Z_WIDTH <2:0>	宽度 (LSBs 或度)	寄存器 Z_WIDTH <2:0>	宽度 (LSBs 或度)
000	1	100	12
001	2	101	16
010	4	110	180°
011	8	111	1

9.4 0 角度位置寄存器(0x46<3:0>; 0x47<7:0>)

零角度位置	寄存器 ZERO_POS <11:0>
-	12 位角度数据

9.5 ABZ 模式分辨率配置寄存器(0x43 <3:0> ;0x44<7:0>)

分辨率	寄存器 PPR ¹ <11:0>
-	12 位分辨率配置

9.6 UVW 模式极对数寄存器(0x4C<3:0>)

寄存器包含 UVW 换向输出的配置数据，可以设置为 1 ~16 之间任意对极。

UVW 极对数	寄存器: UVW_RES<3:0>	UVW 极对数	寄存器: UVW_RES<3:0>
1	0000	9	1000
2	0001	10	1001
3	0010	11	1010
4	0011	12	1011
5	0100	13	1100
6	0101	14	1101
7	0110	15	1110
8	0111	16	1111

9.7 PWM 模式寄存器(0x41<6>)

寄存器 PWM_FREQ	PWM 频率
0	971.1Hz
1	485.6Hz

9.8 SPI 类型寄存器(0x40<0>)

寄存器 SPI_3W	SPI 接口
0	4 线接口
1	3 线接口

9.9 IO 驱动配置寄存器 (0x40<1>)

寄存器 IO_DS	IO 驱动配置
0	IO 驱动能力 (spec 规定)
1	IO 驱动能力增加 1 倍

9.10 SPI 角度输出寄存器 (只读)

寄存器地址	Bit7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x03	ANGLE <17:10>							
0x04	ANGLE <9:2>							
0x05	ANG_RB<1:0>		SMF ²	BTE ³	CRC ⁵ <3:0>			

10. 磁铁安装要求

推荐采用一对极的径向充磁的圆柱形磁铁与 VCE2758Q 配合使用，磁铁中心与芯片中心对齐，磁铁距离芯片表面的距离尽量小以保证测量的高精度。安装时由于安装误差的存在，磁铁中心与芯片中心有一定偏移量，会导致测量结果产生一定的角度误差。尤其对于直径较小的磁铁而言，安装偏移引起的角度误差更显著。因此，在安装空间满足的前提下，推荐尽量选用直径较大的磁铁以降低安装偏移引起的角度误差。磁铁的安装如图 25 所示。




图 25: 磁铁安装示意图

本产品选用圆柱形磁铁，径向充磁，具有 N/S 一对磁极，参数如下表：

表 11. 外磁场参数

参数	描述	条件	最小值	典型值	最大值	单位
Airgap	间隙	磁铁距芯片表面的间距	—	—	3	mm
Offset	偏移量	磁铁中心距芯片中心的偏差	—	—	0.3	mm
D	磁铁直径	1 对极磁铁，径向充磁	—	10	—	mm
t	磁铁厚度	—	—	2.5	—	mm
H	工作磁场	芯片表面平行磁场	300	—	—	Gs

11. 机械角度和方向

磁铁安装于芯片正上方，磁铁中心与芯片中心对齐，顺时针旋转磁铁俯视图如图 26，逆时针旋转磁铁俯视图如图 27。




图 26: 顺时针旋转磁铁时，磁铁和芯片机械角度、方向示意图（俯视图）





图 27: 逆时针旋转磁铁时，磁铁和芯片机械角度、方向示意图（俯视图）

12. 封装尺寸

单位: mm



		SYMBOL	MIN	NOM	MAX
TOTAL THICKNESS		A	0.7	0.75	0.8
STAND OFF		A1	0	0.02	0.05
MOLD THICKNESS		A2	---	0.55	---
L/F THICKNESS		A3	0.203 REF		
LEAD WIDTH		b	0.2	0.25	0.3
BODY SIZE	X	D	3 BSC		
	Y	E	3 BSC		
LEAD PITCH		e	0.5 BSC		
EP SIZE	X	D2	1.6	1.7	1.8
	Y	E2	1.6	1.7	1.8
LEAD LENGTH		L	0.2	0.3	0.4
LEAD TIP TO EXPOSED PAD EDGE		K	0.35 REF		
PACKAGE EDGE TOLERANCE		aaa	0.1		
MOLD FLATNESS		ccc	0.1		
COPLANARITY		eee	0.08		
LEAD OFFSET		bbb	0.1		
EXPOSED PAD OFFSET		fff	0.1		

图 28: 封装与尺寸图